做硬件工程师5年了,这个检查规范是在第4年的时候做的。根据自己的工作经验和一些文档进行的参考。 硬件设计是个很有挑战的行业。我热爱这个行业,还在坚持。: 有些不足以及错误还望大家指正 |
阶段 | 项目 | 序号 | 检 查 内 容 | 硬件设计 | PCB自查 | PCB复审 | 备注 | ||||
前期 | 1 | 确保PCB网表与原理图描述的网表一致 | |||||||||
布局大体完成后 | PCB外形设计 | 2 | 确认外形图是最新的 | 与结构工程师沟通确认外形图最新 | |||||||
3 | 确认外形图已对禁止布线区、禁止布局区、高度限制区等进行了标注 | 避免走线和元器件与结构的冲突 | |||||||||
4 | 比较外形图,确认PCB所标注尺寸及公差无误, 单位使用正确 | 外形图及pcb单位分别为mm、mil | |||||||||
5 | 外形图上接插件位置是否已注明该接插件的功能,型号等,方便区分 | ||||||||||
布 局 | 6 | 数字电路和模拟电路是否已分开,信号流向是否合理 | |||||||||
7 | 时钟器件布局是否合理 | ||||||||||
8 | 高速信号器件布局是否合理 | 建议利用SI分析,约束布局布线 | |||||||||
9 | 端接器件是否已合理放置(串阻应靠近信号的驱动端,其他端接方式的应放在信号的接收端) | ||||||||||
10 | IC器件的去耦电容数量及位置是否合理 | ||||||||||
11 | 保护器件(如TVS、PTC)的布局及相对位置是否合理 | ||||||||||
12 | 供电电路位置是否合理,尤其是开关电源电路的布局 | ||||||||||
13 | 较重的模块,应该布放在靠近PCB支撑点或支撑边的地方,以减少PCB的翘曲 | ||||||||||
14 | 对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源 | ||||||||||
15 | 器件高度是否符合外形图对器件高度的要求 | ||||||||||
16 | 压接插座周围5mm范围内,正面不允许有高度超过压接插座高度的元件,背面不允许有元件或焊点 | ||||||||||
17 | 测试点的位置,大小,形状是否合理,是否符合生产要求及夹具制作要求 | ||||||||||
18 | 金属壳体的元器件,特别注意不要与其它元器件或印制导线相碰,要留有足够的空间位置 | ||||||||||
19 | 母板与子板,单板与背板,确认信号对应,位置对应,连接器方向及丝印标识正确 | ||||||||||
20 | 检查元器件是否有重叠 | ||||||||||
21 | 检查相邻元器件摆放过近是否有影响 | ||||||||||
22 | 元器件是否100% 放置 | ||||||||||
23 | 是否已更新封装库 | 封装库同步,最新 | |||||||||
24 | 接插件是否按照外形图要求摆放,接插方向是否正确,是否尽量摆放在板子边缘 | ||||||||||
25 | 布局是否模块化,功能化 | ||||||||||
26 | 封装相同,功能不同的接插件是否已经进行区分,位置摆放是否正确 | ||||||||||
27 | 检查禁止布局区是否有元器件 | ||||||||||
28 | 屏蔽罩摆放是否合理、有效 | ||||||||||
29 | 屏蔽罩附近可能引起短路的器件要保证安全距离 | ||||||||||
30 | 对信号要求较高的电路布局是否合理,是否需要屏蔽 | ||||||||||
31 | 元器件放置是否考虑散热方面的因素,尤其是发热较高的芯片 | ||||||||||
32 | 靠近PCB边缘的元器件是否合理 | ||||||||||
33 | mark点的位置是否合理 | ||||||||||
34 | 安装孔位置是否合理,是否标明位号 | 具体要求见“安装孔及定位孔要求” | |||||||||
35 | PCB上的角部是否留有至少3个定位孔 | ||||||||||
36 | 阻排不允许放在底层 | ||||||||||
器件封装 | 37 | 打印1∶1布局图,检查布局和封装 | |||||||||
38 | 器件的管脚排列顺序, 第1脚标志,器件的极性标志,连接器的方向标识 | ||||||||||
39 | 器件封装的丝印大小是否合适,器件文字符号是否符合标准要求 | 文字符号标准见附录A | |||||||||
40 | 插装器件的通孔焊盘孔径是否合适 | ||||||||||
41 | 表面贴装器件的焊盘宽度和长度是否合适(焊盘外端余量约0.4mm,内端余量约0.4mm,宽度不应小于引脚的最大宽度) | ||||||||||
42 | 回流焊面和波峰焊面的电阻和电容等封装是否区分 | ||||||||||
43 | 屏蔽罩大小,高度,及焊盘设计是否合理 | ||||||||||
布线 | EMC与可靠性 | 44 | 布通率是否100% | ||||||||
45 | 各层设置是否合理 | ||||||||||
46 | 时钟线、差分对、高速信号线是否已满足(SI约束)要求, 长度,宽度,间距限制等 | 包括:阻抗、网络拓扑结构、时延等,检查叠板设计 | |||||||||
47 | 高速信号线的阻抗各层是否保持一致 | ||||||||||
48 | 各类BUS是否已满足(SI约束)要求,长度,宽度,间距限制等 | ||||||||||
49 | E1、以太网、串口等接口信号是否已满足要求 | EMC设计准则、ESD设计经验 | |||||||||
50 | 时钟线、高速信号线、敏感的信号线不能出现跨越参考平面而形成大的信号回路 | 关注电源、地平面出现的分割与开槽 | |||||||||
51 | 电源、地是否能承载足够的电流 (估算方法:外层铜厚1oz时1A/mm线宽,内层0.5A/mm线宽,短线电流加倍) | 最小化电源、地线的电感 | |||||||||
52 | 芯片上的电源、地引出线从焊盘引出后就近接电源、地平面,线宽≥0.2mm(8mil),尽量做到≥0.25mm(10mil) | ||||||||||
53 | 电源、地层应无孤岛、通道狭窄现象 | ||||||||||
接地的钻孔是否满足要求 | |||||||||||
54 | PCB上的工作地(数字地和模拟地)、保护地、静电防护与屏蔽地的设计是否合理 | ||||||||||
55 | 单点接地的位置和连接方式是否合理 | ||||||||||
56 | 需要接地的金属外壳器件是否正确接地 | ||||||||||
57 | 信号线上不应该有锐角和不合理的直角 | ||||||||||
58 | 晶体、变压器、光耦合器件、电源模块下面尽量不要穿线;电源模块包括线性DC-DC、开关电源 | ||||||||||
间距 | 59 | 布线要满足最小间距要求 | 要求见“间距要求” | ||||||||
60 | 不同的总线之间、干扰信号与敏感信号之间是否尽量执行了3W原则 | 3w原则就是两条线的间距是线宽的两倍 | |||||||||
61 | 差分对之间是否尽量执行了3W原则 | ||||||||||
62 | 差分对的线间距要根据差分阻抗计算,并用规则控制 | ||||||||||
63 | 非金属化孔内层离线路及铜箔间距应大于0.5mm(20mil),外层0.3mm(12mil)单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm(80mil) | 要求见“间距要求” | |||||||||
64 | 铜皮和线到板边 推荐为大于2mm 最小为0.5mm | ||||||||||
65 | 内层地层铜皮到板边 1 ~ 2 mm, 最小为0.5mm | ||||||||||
66 | 内层电源边缘与内层地边缘是否尽量满足了20H原则 | 20H是电源层内缩地层20H H表示电源层与地层的距离 | |||||||||
焊盘的出线 | 67 | 对采用回流焊的chip元器件,chip类的阻容器件应尽量做到对称出线、且与焊盘连接的cline 必须具有一样的宽度。对器件封装大于0805且线宽小于0.3mm(12mil)可以不加考虑 | 射频电路无法满足此条时,应先通过工艺认可 | ||||||||
68 | 对封装≤0805chip类的SMD, 若与较宽的cline 相连,则中间需要窄的cline 过渡,以防止“立片”缺陷 | 矩形片式元件的一端焊接在焊盘上,而另一端翘立的情况为“立片” | |||||||||
69 | 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出 | ||||||||||
过孔 | 70 | 钻孔的过孔孔径不应小于板厚的1/8 | |||||||||
71 | 过孔的排列不宜太密,避免引起电源、地平面大范围断裂 | ||||||||||
72 | 在回流焊面,过孔不能设计在焊盘上。(正常开窗的过孔与焊盘的间距应大于0.5mm (20mil),绿油覆盖的过孔与焊盘的间距应大于0.15 mm (6mil) | ||||||||||
73 | 连接电源和地的钻孔是否适当增大 | ||||||||||
74 | 安装孔的金属化是否符合要求 | 具体要求见“安装孔及定位孔要求” | |||||||||
75 | 最小钻孔的规格是否符合制板厂的要求 | ||||||||||
禁布区 | 76 | 金属壳体器件和散热器件下,不应有可能引起短路的走线、铜皮和过孔 | |||||||||
77 | 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔 | ||||||||||
大面积铜箔 | 78 | 若Top、bottom上的大面积铜箔,如无特殊的需要,应用网格铜[单板用斜网,背板用正交网,线宽0.3mm (12 mil)、间距0.5mm (20mil)] | 尽量统一PCB设计风格 | ||||||||
79 | 大面积铜箔区的元件焊盘,应设计成花焊盘,以免虚焊;有电流要求时,则先考虑加宽花焊盘的筋,再考虑全连接 | ||||||||||
80 | 大面积布铜时,避免出现没有网络连接的死铜 | ||||||||||
81 | 不同网络的大面积铜箔,彼此之间的距离是否符合要求 | ||||||||||
测试点 | 82 | 各种电源、地的测试点是否足够(每2A电流至少有一个测试点) | |||||||||
83 | 测试点是否已达最大限度 | ||||||||||
84 | Test Via、Test Pin的间距设置是否足够 | 要求见“间距要求” | |||||||||
85 | Test Via、Test Pin是否已Fix | ||||||||||
DRC | 86 | 检查DRC设置是否符合要求,是否符合制板厂的规格 | 如果有错误,需对每个都进行检查 | ||||||||
87 | 更新DRC,查看DRC中是否有不允许的错误 | ||||||||||
光学定位点 | 88 | 原理图的Mark点是否足够 | 要求见“MARK点要求” | ||||||||
89 | 光学定位点背景需相同,其中心离边≥5mm | ||||||||||
90 | 管脚中心距≤0.5 mm的IC,以及中心距≤0.8 mm(31 mil)的BGA器件,应在元件对角线附近位置设置光学定位点 | ||||||||||
91 | 周围10mm无布线的孤立光学定位符号应设计为一个内径为3mm环宽1mm的保护圈 | ||||||||||
阻焊检查 | 92 | 是否所有类型的焊盘都正确开窗 | |||||||||
93 | BGA下的过孔是否处理成盖油塞孔 | 加工技术要在制板时说明 | |||||||||
94 | 除测试过孔外的过孔是否已做开小窗或盖油塞孔 | ||||||||||
95 | 光学定位点的开窗是否避免了露铜和露线 | ||||||||||
96 | 电源芯片、晶振等需铜皮散热或接地屏蔽的器件,是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散 | ||||||||||
丝印 | 97 | PCB编码(铜字)是否清晰、准确,位置是否符合要求 | |||||||||
98 | PCB板名和版本位置丝印是否放置,其下是否有未塞的过孔 | ||||||||||
99 | 器件位号是否遗漏,位置是否能正确标识器件 | ||||||||||
100 | 器件位号是否符合公司标准要求 | 文字符号标准见附录A | |||||||||
101 | 丝印是否压住板面铜字,是否压住开窗的焊盘 | ||||||||||
102 | 检查字符、器件的1脚标志、极性标志、方向标识是否清晰可辨(同一层字符的方向是否只有两个:向上、向左) | ||||||||||
103 | 板上重要的地方,是否需要添加额外的丝印注明 | ||||||||||
104 | 母板与子板的插板方向标识是否对应 | ||||||||||
出加工文件 | 光绘 | 105 | 工艺反馈的问题是否已仔细查对 | ||||||||
106 | 输出的光绘文件是否完整 | 使用 CAM350检查光绘文件是否与PCB 相符 | |||||||||
107 | 检查光绘文件是否与PCB相符 | ||||||||||
108 | 检查丝印是否完整 | ||||||||||
109 | 检查连接电源和地的钻孔是否正常 | ||||||||||
110 | 检查是否有锐角和不应该的直角 | ||||||||||
制板 | 制板要求 | 111 | 外形尺寸(公差),板厚填写是否正确,满足要求 | ||||||||
112 | 制板材料是否满足要求,FR4、FR5、聚四氟乙烯 | ||||||||||
113 | 叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确 | ||||||||||
114 | 是否有阻抗要求,描述是否正确 | ||||||||||
115 | 拼板是否符合要求 | 具体见“拼板要求” | |||||||||
116 | 阻焊油颜色,丝印文字颜色是否有要求,推荐分别为绿色,白色 |